(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-132961 (P2000-132961A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7

G11C 11/15

識別記号

ΡI

テーマコート*(参考)

G11C 11/15

審査請求 未請求 請求項の数18 OL (全 14 頁)

(21)出願番号

特願平10-302354

(22)出顧日

平成10年10月23日(1998.10.23)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 西村 直樹

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100100893


弁理士 渡辺 勝 (外3名)

(54) 【発明の名称】 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法

(57)【要約】

【課題】 磁気薄膜メモリを構成するメモリセルの構造 を簡略化するとともにメモリセルの占有面積を低減し、 高集積化された磁気薄膜メモリを得る。

【解決手段】 メモリセルの電界効果トランジスタのドレイン電極と、この電界効果トランジスタに隣接する他の電界効果トランジスタのソース電極を接続し電極を共通化させて、半導体基板との接続を行うコンタクトホールの数を1メモリセルに対し1個に減らす。また、磁気抵抗に情報を書込むための書込み線を電界効果トランジスタのゲート電極に代用させて書込み線を省略し1メモリセルに必要な配線本数を減らす。



2

【特許請求の範囲】

【請求項1】 電界効果トランジスタと、

該電界効果トランジスタと並列に接続された磁気抵抗 と、

によって構成された磁気半導体ハイブリッド素子を有す る磁気薄膜メモリ。

【請求項2】 前記磁気薄膜メモリは、

前記磁気抵抗の抵抗値を電気的あるいは電磁気的に変化させて情報の読出し及び書込みを行う手段を有する請求 項1記載の磁気薄膜メモリ。

【請求項3】 前記磁気薄膜メモリは、

前記磁気半導体ハイブリッド素子がマトリクス状に配列 されて成る請求項1及び2記載の磁気薄膜メモリ。

【請求項4】 前記磁気半導体ハイブリッド素子は、 前記電界効果トランジスタのソース電極及び該電界効果 トランジスタと隣接する他の電界効果トランジスタのド レイン電極が共通の電極である請求項1乃至3記載の磁 気薄膜メモリ。

【請求項5】 前記電界効果トランジスタは、

金属/酸化物/半導体電界効果トランジスタである請求 20 項1乃至4のいずれか1項記載の磁気薄膜メモリ。

【請求項6】 前記電界効果トランジスタは、

n型エンハンスメント型である請求項1乃至5のいずれか1項記載の磁気薄膜メモリ。

【請求項7】 前記電界効果トランジスタは、

p型ディプレッション型である請求項1乃至6のいずれか1項記載の磁気薄膜メモリ。

【請求項8】 前記磁気抵抗は、

保磁力の小さい第1の磁性層と、非磁性層と、保磁力の 大きい第2の磁性層とが順に積層されて成り、

前記第1の磁性層と、前記第2の磁性層の磁化の向きにより抵抗値が異なる請求項1乃至3記載の磁気薄膜メモリ。

【請求項9】 前記磁気抵抗は、

巨大磁気抵抗効果を用いた素子である請求項7記載の磁 気薄膜メモリ。

【請求項10】 前記磁気抵抗は、

スピン依存散乱型である請求項8記載の磁気薄膜メモリ。

【請求項11】 前記磁気抵抗は、

スピントンネル型である請求項7又は8記載の磁気薄膜メモリ。

【請求項12】 前記非磁性層は、

良導体である請求項7乃至9記載の磁気薄膜メモリ。

【請求項13】 前記非磁性層は、

絶縁体である請求項11記載の磁気薄膜メモリ。

【請求項14】 前記第1の磁性層は、

Niを含む軟磁性体である請求項7乃至12記載の磁気 薄膜メモリ。

【請求項15】 前記第2の磁性層は、

Coを含む磁性体である請求項7乃至12記載の磁気薄膜メモリ。

【請求項16】 電界効果トランジスタと該電界効果トランジスタが並列に接続された磁気抵抗とによって構成された磁気半導体ハイブリッド素子を有する磁気薄膜メモリから所望の情報を読出すための磁気薄膜メモリの読出し方法であって、

情報を読出す前記磁気抵抗と並列に接続された前記電界 効果トランジスタをOFFにし、

10 その他の前記電界効果トランジスタをそれぞれONにし、

直列に接続された複数個の前記磁気抵抗のうちの特定の磁気抵抗の抵抗値により情報を読出す前記磁気薄膜メモリの読出し方法。

【請求項17】 電界効果トランジスタと該電界効果トランジスタが並列に接続された磁気抵抗とによって構成された磁気半導体ハイブリッド素子を有する磁気薄膜メモリの所望の情報を書込むための磁気薄膜メモリの書込み方法であって、

20 情報を書込む前記磁気抵抗と並列に接続された前記電界 効果トランジスタをONにし、

その他の前記電界効果トランジスタをそれぞれOFFに し、

情報を書込む前記磁気抵抗と並列に接続された前記電界効果トランジスタのドレイン電流により直列に接続された複数個の前記磁気抵抗のうち特定の磁気抵抗に情報を 書込む前記磁気薄膜メモリの書込み方法。

【請求項18】 前記磁気薄膜メモリの書込み方法は、 前記電界効果トランジスタの前記ドレイン電流によって 30 発生する磁界を用いる請求項16記載の磁気薄膜メモリ の書込み方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁気抵抗と電界効果トランジスタから成る磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法に関するものである。

[0002]

【従来の技術】近年、薄膜磁気ヘッドをはじめとして磁 40 気抵抗効果を応用したデバイスの開発が進められてい る。その中でも現在利用されているDRAM、EEPR OMと置き換え可能な、磁気抵抗を用いた磁気薄膜メモ リが提案されている。磁気抵抗は磁気の磁化状態によっ て抵抗の大きさを変えることができるため、トランジス 夕等の半導体装置と組み合わせることにより、不揮発固 体メモリを実現することができる。

【0003】従来の磁気薄膜メモリとして、例えば、特開平6-84347号公報には磁気抵抗を電界効果トランジスタ(以下FETと称す)のソース電極と接続して50 構成したメモリが提案されている。このメモリの構成を

10

図16 (a) に示す。図16 (a) において1は磁気抵 抗で、回路中の位置を示すため1aa、1ab、1a . c、1 b a、1 b b、1 b c のようにサブネームを記す が、以下、特に回路中の位置を特定しない場合には単に 磁気抵抗1のように称する。また他の符号についても同 様に称すものとする。2はFET、3は第1のピット 線、5は第2のビット線、4はワード線、6は抵抗であ る。ワード線4は図の横方向に設けられFET2のゲー ト電極に接続され、第1のビット線は図の縦方向に設け られ、FET2のドレイン電極に接続されている。ま た、FET2のソース電極は第2のビット線5に接続さ れ、また磁気抵抗1は第2のビット線5に接続されてい る。第2のビット線5に接続されていない磁気抵抗1の 他端は接地電源に接続されている。

【0004】図16 (b) は磁気抵抗1acのAAI線 から見た断面図を示したものである。図中の矢印は磁界 の向きを示し、記号の丸の中の・は電流が図の裏から表 向きに流れている状態を示し、×は電流が図の表から裏 向きに流れている状態を示している。また、図16

(c)は磁気抵抗1の構成を示したものである。

【0005】磁気抵抗1は図16 (c) に示すように保 磁力の大きい磁性層aと保磁力の小さい磁性層bが、非 磁性層cを挟んで数回積層された巨大磁気抵抗から構成 される。磁気抵抗1の抵抗値は磁性層a及び磁性層bの 磁化の向きが同方向のときに小さく、磁性層a及び磁性 層bの磁化の向きが反対方向のときに大きいという特徴 を有する。

【0006】図16 (a) において、磁気抵抗1acに 「1」の情報を書込む場合は、第1のビット線3cに+ V3の電位を印加する。このとき、ワード線4aにV4の 電圧を印加するとFET2acがONし、磁気抵抗1a c及び第2のビット線5acに比較的大きな電流 [1が 流れる。この電流 I 1によって磁気抵抗 1 a c に磁界H1 が印加され、磁気抵抗1の書込みに携わる図16 (c) に示した保磁力の小さい磁性層 b は、磁界H1の向きで ある左向きに磁化される。

【0007】一方、磁気抵抗1acに「0」の情報を書 込む場合は、第1のビット線3cにーV3の電位を印加 する。このとき、ワード線4aにV4Iの電圧を印加する とFET2acがONし、磁気抵抗1ac及び第2のビ 40 ット線5acに上述したI1とは逆向き(図の表から裏 向き)に比較的大きな電流Ioが流れる。この電流Ioに よって磁気抵抗 1 a c に磁界 Ho が印加され、磁気抵抗 1の書込みに携わる保磁力の小さい磁性層 b は、磁界H 0の向きである右向きに磁化される。

【0008】FET2acは、ワード線4aに適当な電 圧が印加されたときのみONするようになっているた め、第1のビット線3cに連なる他の磁気抵抗1には電 流は流れない。また、第1のビット線3c以外の第1の 連なる他の磁気抵抗1にも電流は流れない。保磁力の大 きい磁性層 a は磁化の方向が常に右を向くように初期化 されているので、磁気抵抗1は「1」の情報が書込まれ た場合は抵抗が大きく、「0」の情報が書込まれた場合 は抵抗が小さくなっている。

【0009】一方、磁気抵抗1acに書込まれている情 報を読出す場合は、第1のビット線3cに電流 13を流 し、FET2acがONするような電圧Vをワード線4 aに印加する。これにより磁気抵抗1acにのみ図16 (a) の上から下に電流 I3が流れるため、このときの αとβ間の電圧Vαβを測定する。磁気抵抗1acを構 成する磁性層aと磁性層bの磁化の向きが同じ方向の場 合と反対方向の場合では磁気抵抗1 a c の抵抗値が異な - るため電圧V α βの値も異なる。したがって電圧V α βの電圧値の大小で磁気抵抗1 a c から読出された情報が 「0」か「1」かを判別することができる。

【0010】図17は図16 (a) で示した従来の磁気 薄膜メモリの構成の回路図である。M101~M104 はMOSFET、R101~R104は磁気抵抗、W1 01はワード線、B101~B104はピット線、Gは アース線である。

【0011】図18は、図17に示した回路をマトリク ス状に配列した回路図を示したものである。磁気抵抗R 101~R109の一端はMOSFETM101~MO SFETM109のソース電極あるいはドレイン電極の どちらか一方と接続され、磁気抵抗R101~R109 の他端は接地電源に接続される。MOSFETM101 ~MOSFETM109のドレイン電極はビット線B1 01~B103に接続され、MOSFETM101~M OSFETM109のゲート電極にワード線W101~ W103が配置されている。またJ101~J103は 書込み線である。したがって例えば図18の回路の中で MOSFETM101と磁気抵抗R101とを磁気薄膜 メモリ素子とすると、磁気薄膜メモリ素子を構成するの に必要な配線はワード線W101、ビット線B101、 アース線G、及び書込み線J101の4本である。

【0012】また、図19は、図17に示した回路のデ バイス構造の一例を示したものである。上述した磁気薄 膜メモリ素子に対応させてデバイス構造上ではメモリセ ルと称する。101は磁気抵抗、102は書込み線、1 03はゲート電極、104はビット線、105はビット 線104とn型領域109との連結電極、106は磁気 抵抗101とn型領域との連結電極、107はアース 線、108は隣接するメモリセルをp型Si基板110 において電気的に分離するためのSiO2から成るフィ ールド酸化膜領域である。

[0013]

【発明が解決しようとする課題】上述したように従来の 磁気薄膜メモリはビット線と書込み線を兼用している ビット線3に電流が流れていないため、ワード線4aに 50 が、情報を書込む際にビット線に流した電流は磁気抵抗

が金属体を成しているため磁気抵抗自身にも流れてしま い、書込みに必要な磁界を効果的に磁気抵抗に印加でき なくなる。このため、ビット線とは別に磁気抵抗近傍に 書込み線を新たに設け、この書込み線に電流を流して発 生する磁界を用いて書込みを行わなければならない。ま た、一つのメモリセルを構成するトランジスタの各電極 は隣接するメモリセルのトランジスタの各電極とは独立 している。したがって磁気薄膜メモリ素子を構成するた めにはビット線、ワード線、書込み線、及びアース線の 4本の配線が必要である。

【0014】図19で示した従来の磁気薄膜メモリのデ バイス構造では、一つのメモリセルに対してp型半導体 基板に形成されたn型領域と接続している電極は、ビッ ト線とn型領域との接続のための連結電極及び磁気抵抗 とn型領域との接続のための連結電極の二つである。通 常この二つの電極をn型領域と接続するためにはコンタ クトホールで行う。したがって上述した従来の磁気薄膜 メモリのデバイス構造では一つのメモリセルに対し二つ のコンタクトホールが必要である。コンタクトホールの 面積はコンタクトホールを形成する際に使用する光露光 20 装置のマスクの位置ずれ等を考慮すると、実際のコンタ クトホールの占有面積よりも広い面積が必要である。し たがって、コンタクトホールの数が増加するとメモリセ ルの占有面積は大きくなる。

【0015】また、従来の磁気薄膜メモリは隣接するメ モリセルを分離するためにフィールド酸化膜領域を設け ている。このフィールド酸化膜領域は隣接するメモリセ ルを半導体基板上で確実に分離するために十分広い面積 が必要である。コンタクトホールとフィールド酸化膜領 域はメモリセルを形成する上で最も面積を必要とし、コ ンタクトホール数の増加及びフィールド酸化膜領域の形 成は結果的にメモリセル自身の占有面積を広くしてしま う。このように、従来の磁気薄膜メモリは配線本数が多 くなるために構造が複雑であり、メモリセルの面積が広 いために集積度を向上させることが困難である。

【0016】本発明は、前述したような従来の技術の課 題を解決するために成されたものであり、磁気薄膜メモ リを構成するメモリセルに必要な配線数を減らして構造 を簡略化するとともにメモリセルの占有面積を低減させ ることを目的とする。

[0017]

【課題を解決するための手段】上記目的を達成するた め、本発明の磁気薄膜メモリは、電界効果トランジスタ と、上記電界効果トランジスタと並列に接続された磁気 抵抗と、によって構成されたが磁気半導体ハイブリッド 素子を有する磁気薄膜メモリである。磁気薄膜メモリは 磁気抵抗の抵抗値を電気的あるいは電磁気的に変化させ て情報の読出し及び書込みを行う。上記の磁気半導体ハ イブリッド素子は電界効果トランジスタのソース電極 と、上記電界効果トランジスタと隣接する他の電界効果 50 いてより詳しく説明する。

トランジスタのドレイン電極が共通の電極である。

【0018】上記の電界効果トランジスタは金属/酸化 物/半導体電界効果トランジスタでもよい。また、接合 型電界効果トランジスタ、金属/半導体電界効果トラン ジスタ、さらに酸化物以外の絶縁体を用いた金属/絶縁 体/半導体電界効果トランジスタでもよい。またn型エ ンハンスメント型もしくはp型ディプレッション型でも

【0019】磁気薄膜メモリで用いる磁気抵抗は巨大磁 10 気抵抗効果を用いた素子で、スピン依存散乱型及びスピ ントンネル型がある。磁気抵抗の構成は保磁力の小さい 第1の磁性層と、非磁性層と、保磁力の大きい第2の磁 性層が順に積層されて構成され、第1の磁性層と、前記 第2の磁性層の磁化の向きにより抵抗値が異なる。第1 の磁性層の材料はNi等を含む軟磁性体であり、第2の 磁性層の材料はCo等を含む磁性体である。非磁性層は 良導体でもよく絶縁体でもよい。

【0020】情報の読出し方法は、読出す磁気抵抗と並 列に接続された電界効果トランジスタをOFFにし、そ の他の電界効果トランジスタをそれぞれONにして、直 列に接続された複数個の磁気抵抗のうち特定の磁気抵抗 の抵抗値の大小を比較する。

【0021】情報の書込み方法は、書込む磁気抵抗と並 列に接続された電界効果トランジスタをONにし、その 他の電界効果トランジスタをそれぞれOFFにし、書込 む磁気抵抗と並列に接続された電界効果トランジスタの ドレイン電流により発生する磁界を、直列に接続されて 連なる複数個の磁気抵抗のうち特定の磁気抵抗に印加す

【0022】上記のような磁気薄膜メモリは、磁気抵抗 30 と電界効果トランジスタが並列に接続されて成る磁気半 導体ハイブリッド素子を有し、電界効果トランジスタの ソース電極と、上記電界効果トランジスタに隣接する他 の電界効果トランジスタのドレイン電極は共通の電極と なっている。これは半導体基板との接続に用いるコンタ クトホールをメモリセルにつき従来の2個から1個に減 らすことができ、メモリセルの占有面積を縮小すること

【0023】また、上述した電界効果トランジスタのソ 40 ース電極とこの電界効果トランジスタに隣接する他の電 界効果トランジスタのドレイン電極を共通の電極とする と、メモリセルを分離するフィールド酸化膜領域が不要 になり、メモリセルの占有面積を縮小することができ

【0024】また、磁気薄膜メモリへ情報を書込む場 合、書込み電流をドレイン電流に代用させると書込み線 が不要となり、配線本数が減り構造を簡略化できる。

[0025]

【発明の実施の形態】次に、本発明の実施例を図面を用

7

【0026】(第1実施例)図1は本発明の磁気薄膜メモリの第1実施例の構成を示す回路図である。R1~R4は巨大磁気抵抗効果から成る磁気抵抗、M11~M14は金属/酸化物/半導体電界効果トランジスタ(以下MOSFETと称す)、B1はビット線、J1~J4は書込み線、W1~W4はワード線を示している。本発明の磁気薄膜メモリは、磁気抵抗とMOSFETとが平行に接続されて成る磁気半導体ハイブリッド素子が複数個直列に接続された構成である。なお、図1は磁気半導体ハイブリッド素子が4個直列に接続されている例を示しているが、磁気半導体ハイブリッド素子が2個以上接続されていれば磁気薄膜メモリとして作動する。

【0027】図2(a)及び図2(b)は図1の回路図で示した磁気抵抗R1~R4と書込み線J1~J4の中から一つを選びその構造を示したもので、磁気抵抗は10、書込み線は14と称する。磁気抵抗10は磁性層11と磁性層13が非磁性層12を挟んだ構成で、磁気抵抗10の上には磁性層11の磁化方向を定めるための書込み線14が配置されている。図2(a)は磁性層11及び磁性層13の磁化方向が同方向の磁気抵抗と書込み線の関係を示したものであり、図2(b)は磁性層11及び磁性層13の磁化方向が反対方向の磁気抵抗と書込み線の関係を示したものである。

【0028】次に、本発明の磁気薄膜メモリに関し磁気 抵抗に書込まれている情報を読出す方法を図1を用いて 説明する。

【0029】磁気抵抗の中から特定の磁気抵抗に書込ま れた情報を読み出すには、特定の磁気抵抗と並列配列さ れたMOSFETをOFFにし、他のMOSFETをそ れぞれONにする。例えば、図1で磁気抵抗R2に書込 まれた情報を読出す場合はMOSFETM12をOFF にし、MOSFETM11、MOSFETM13、及び MOSFETM14をそれぞれONにする。次にビット 線B1の両端に所定の電圧を印加すると、電流はMOS FETM11、磁気抵抗R2、MOSFETM13、M OSFETM14の経路で流れ、この中で磁気抵抗R2 には磁気抵抗R2が有する抵抗値に応じた電流が流れ る。磁気抵抗R1~R4は、書込まれている情報に対応 した2種類の抵抗値を有し、例えば「0」の情報が書込 まれている状態では抵抗値が大きく、「1」の情報が書 40 込まれている状態では抵抗値が小さくなっている。した がってR2の電流値により磁気抵抗R2が有する抵抗値 の大小が分かるので、「1」又は「0」の情報を読出す ことができる。

【0030】上述した読出し方法で、図1のMOSFE TM11~MOSFETM14がn型エンハンスメント型の場合は、磁気抵抗R2に書込まれた情報を読出すにはMOSFETM12のゲート電極を接地し、他のMOSFETM11、MOSFETM13及びMOSFET M14のゲート電極には閾値以上のプラス電位をそれぞ 50

れ印加する。電流は磁気抵抗R2のみに流れ磁気抵抗R 1、磁気抵抗R3、及び磁気抵抗R4には各々の磁気抵 抗に並列に接続されたMOSFETのチャネル方向に電 流が流れるため、磁気抵抗には流れない。したがってR 2に流れる電流により磁気抵抗R 2が有する抵抗値が分 かり、「1」又は「0」の情報を読出すことができる。 [0031] tt. MOSFETM11~MOSFET M14がp型デプレッション型の場合は、n型エンハン スメント型の場合とは逆にMOSFETM12のゲート 電極の電位は閾値以上にし、MOSFETM11、MO SFETM13及びMOSFETM14のゲート電位を それぞれ0電位にする。ゲート電圧の制御はMOSFE TM11~MOSFETM14のゲート電極に接続され たワード線W1~W4を用いる。すると磁気抵抗R2の みに電流が流れ、磁気抵抗R2が有する抵抗値により 「1」又は「0」の情報を読出すことができる。

【0032】図3は、図1に示した磁気薄膜メモリのデ バイス構造例を示したものである。10は磁気抵抗で非 磁性層13が磁性層11と磁性層12に挟まれた積層構 造である。14は書込み線で書込み線14に電流を流す ことにより発生する磁界を用いて書込み線14の下に設 けられた磁気抵抗10の磁化の向きを変化させる。ま た、15はp型Si基板、20はMOSFETのゲート 電極、21はp型Si基板15のn型領域でありMOS FETのソース領域及びドレイン領域を示している。磁 気抵抗10はn型半導体領域21と連結電極60を介し て電気的に接続されている。 書込み線14は磁気抵抗1 0の上部に配置されているが、図示していない絶縁膜を 介して配置されており、磁気抵抗10とは電気的には接 続されていない。また、磁気抵抗10は四つのメモリセ ルで共通な連続膜として示しているが、連結電極60の 上部にメモリセル間分割のために良導体を設けて接続し てもよい。

【0033】図3において、隣接するMOSFETのソース電極及びドレイン電極は共有電極として用いられている。このため、p型Si基板15と磁気抵抗10とを接続するコンタクトホールは一つのメモリセルを構成するのに必要な配線は書込み線14及びゲート電極に接続されたワード線20の2本でよい。メモリセルを分離するためのフィールド酸化膜領域を設ける必要もない。したがって、本発明の磁気薄膜メモリは一つのメモリセルを構成するために必要な配線を2本に減らすことができ、コンタクトホールは1個でよく、フィールド酸化膜は必要ないためメモリセルの占有面積を小さくすることができ、磁気薄膜メモリの高集積化を低コストで実現できる。

【0034】次に、磁気抵抗10への情報の書込み方法を図2及び図3を用いて説明する。

【0035】磁気抵抗10への情報の書込みは、書込み

線14に電流を流すことによって発生した磁界を磁気抵抗10に印加させて行う。書込み線14の電流によって発生する磁界は、電流の方向を変化させると発生する磁界の方向が変化する。したがって書込む情報に応じて磁性層11の磁化方向を変化させる。

【0036】例えば、図2及び図3に示すように、書込み線14に図から手前に向かって電流を流すと磁気抵抗10には右向きの磁界が印加される。逆に、書込み線14に手前から図に向かって電流を流せば磁気抵抗10には左向きの磁界が印加される。磁気抵抗10に印加され 10 る磁界の大きさは、磁気抵抗10において情報を書込む層(以下メモリ層と称す)の保磁力よりも大きくなるように設定する。例えば、図2において磁性層11をメモリ層とし、磁性層12を保磁力が磁性層11よりも大きく、さらに予め所定の磁化方向を有する層(以下ピン層と称す)とすれば、図2(a)及び図(b)に示すようにメモリ層である磁性層11の磁化の向きが変化すると磁気抵抗10の抵抗値が変化し「0」又は「1」のデジタル情報が書込まれる。

【0037】図3に示したデバイス構造の例は、磁気抵抗10と書込み線14との間には図示していない絶縁体を配置してあるが、これは書込み線14からの磁界の発生を効率良くするためである。また、図3には書込み線14は磁気抵抗10のに配置されているが、例えば第2の書込み線を磁気抵抗10の下に絶縁体を介して配置すると、磁気抵抗10の上に配置した書込み線14と磁気抵抗10の下に配置した第2の書込み線から発生した磁界が合成されて磁界の強度が大きくなり、磁気抵抗10へ確実に情報を書込むことができる。

【0038】上記説明では、磁気抵抗10が磁性層11 30をメモリ層、磁性層12を保磁力が磁性層11よりも大きいピン層であるメモリ層/ピン層の構成の場合を示したが、これを保磁力の小さい磁性層を検出層とし、保磁力の大きい磁性層をメモリ層とした検出層/メモリ層の構成にすると、情報はメモリ層に書込み、情報の読出しは検出層の磁化の向きのみを同方向あるいは反対方向の磁化状態にし、その磁化方向の変化によってメモリ層の磁化方向を読む方法でもよい。

【0039】なお、本実施例の磁気薄膜メモリは図1~図3に示した回路構成及びデバイス構造に限定されない。例えば、図1で示したMOSFETM11~M14は接合型電界効果トランジスタ(JFET)、金属・半導体電界効果トランジスタ(MESFET)、酸化膜以外の絶縁体を用いた金属・絶縁体・半導体電界効果トランジスタ(MISFET)でもよい。ただし、メモリセルを微細化する際の制御安定性等の点からMOSFETを用いるのが最もよい。

【0040】また、情報の書込みは磁気抵抗10の抵抗 値を電気的もしくは電磁気的のいずれか一方を変化させ る手段を用いればよく、前述した方法に限定されない。 【0041】(第2実施例)本実施例では、情報を読出すときの電流方向が磁気抵抗10に垂直方向(以下CPPと称す)の場合の磁気薄膜メモリのデバイス構造例を図4を用いて説明する。図4に示すように磁気抵抗10は下部電極72及び連結電極61を介してn型領域21に接続され、また磁気抵抗10の上には上部電極71が配置されている。上部電極71及び下部電極72は隣接する他の磁気抵抗10と共有化されている。また、磁気抵抗10の上部電極71の上には書込み線14が配置されている。図4に示したデバイス構造を用いる場合は、磁気抵抗10の上に配置された上部電極71を磁気抵抗10を構成している磁性層11に、磁気抵抗10の下に配置された下部電極72を磁気抵抗10を構成する磁性層12として置き換えてもよい。

10

【0042】(第3実施例)本実施例では、図3で示したデバイス構造において書込み線14をワード線を含むゲート電極20に代用させた磁気薄膜メモリの回路及びデバイス構造例を説明する。

【0043】図5は図1で示したMOSFETM11~ 0 MOSFETM14のゲート電極を書込み線W1~W4 として代用した場合の回路図を示したものである。MO SFETM11~MOSFETM14のゲート線は図示 していないが磁気抵抗R1~R4の近傍に設けられている。

【0044】図6は図5の回路のデバイス構造例を示したものである。磁気抵抗10の上に書込み線14が配置されていない以外は図3に示したデバイス構造と同じである。ゲート電極20には図6の手前から奥に向かって、若しくは図6の奥から手前に向かって書込み電流となる電流が流れ、この電流の方向によってゲート電極20の上に配置された磁気抵抗10には方向の異なる磁界が印加され、この磁界の向きによって異なる情報が書込まれる。

【0045】また、図示しないが図6のデバイス構造に加えて、磁気抵抗10の上部にさらに書込み線14を配置し、ゲート電極20と書込み線14に流れる電流によって発生する合成磁界を用いると、磁気抵抗10への印加磁界を大きくすることができる。

【0046】図7は、図6で示したデバイス構造において磁気抵抗10と連結電極63との接続部分を導電体39に換えたものである。導電体39を設けることにより情報の書込み時に他の磁気抵抗10からの磁気の影響を防止することができる。

【0047】図8は、図4で示したCPPの磁気抵抗1 0を用いたデバイス構造において、書込み線14をゲート電極20に代用させたデバイス構造で、このような構造をとってもよい。

【0048】 (第4実施例) 本実施例では、書込み線1 4に流す書込み電流をドレイン電流に代用させる場合に 50 ついて説明する。 【0049】図9はMOSFETM1~MOSFETM 4のソース電極又はドレイン電極からの配線を書込み線 J1~J4とし、磁気抵抗R1~R4の近傍に配置した 回路図である。この回路図で磁気抵抗R2に情報を書込む場合は、MOSFETM2をONにし、MOSFETM1、M3、及びM4はそれぞれOFFにする。この状態でピット線B1の両端に電圧を印加すると、電流はR1、M2、J2、R3、R4の経路を流れ、書込み線J2からの磁界を用いて磁気抵抗R2のみに情報を書込むことができる。

【0050】図10は図9の回路のデバイス構造の一例 を示したものである。ドレイン電極62から磁気抵抗1 0に至る書込み線14を湾曲させて書込み線16及び書 込み線17を設け磁気抵抗10の近傍に配置する。磁気 抵抗10への書込みは書込み線16から発生する磁界を 用いる。図10において磁気抵抗10は導電体82によ って分割されているが、連続した磁気抵抗10でも勿論 よい。しかし導電体82を設けることにより、情報の書 込み時に他の磁気抵抗10からの磁気の影響を防止する ことができる。さらに導電体82は磁気抵抗10の磁化 20 状態を安定させるために磁性体でもよい。これは、磁気 抵抗10を微細化したときに反磁界の増大によって生じ る影響をカットするために設けるもので、例えば、図2 (a)、図2(b)の磁性層11と磁性層12を閉磁路 にするために用いる。これは、他の実施例の実施形態に も適用できる。

【0051】さらに、図10では湾曲させた書込み線16から発生する磁界を用いて書込みを行うが、湾曲した書込み線16と書込み線17から発生する両方の磁界を合成させると磁界の強度が大きくなりより好ましい。

【0052】 (第5実施例) 本実施例では第4実施例と 同様に書込み電流をドレイン電流に代用させる場合を説 明するが、書込み線を隣接するメモリセル間で共有化し ない例を説明する。

【0053】図11は上述した例の回路図を示したものである。また図12は図11の回路のデバイス構造例を示したもので、MOSFETのソース電極もしくはドレイン電極のどちらか一方は連結電極68を介して良導体81に接続され、さらに良導体81は磁気抵抗10に接続されている。良導体81は書込み線14に流れる電流によって発生する磁界が磁気抵抗10に到達しない部分を良導体81に置き換えたものである。

【0054】良導体81と接続されていないMOSFE Tのソース、あるいはドレイン電極のどちらか一方は、連結電極65を介し磁気抵抗10の下に配置された書込み線14を通じて隣接するMOSFETの連結電極68に接続される。磁気抵抗10への情報の書込みは、MOSFETのドレイン電流を通じて書込み線14に流れる電流により発生する磁界を用い、第4実施例に記載した方法で行う。なお、良導体81は磁気抵抗10の磁化状 50

態を安定させるために全部を磁性体にしてもよく、また 一部を磁性体にしてもよい。

【0055】図12に示したデバイス構造例において は、p型Si基板15に接続するためのコンタクトホー ルは一つのメモリセルに対して二つ必要であり、従来の 磁気薄膜メモリのデバイス構造では必須のメモリセル分 離のためにSiO2から成るフィールド酸化膜領域18 も必要となる。このため、第1実施例のデバイス構造に 比べ集積度は低下する。しかし従来の磁気薄膜メモリと 比較すると配線本数が少なくて済むため構造が簡単であ る。また、書込み線14を設ける必要がないため従来の 磁気薄膜メモリよりも集積度を高くすることができる。 【0056】 (第6実施例) 本実施例では、磁気薄膜メ モリのメモリセルを集積化した場合について説明する。 【0057】図13は図1に示した本発明の磁気薄膜メ モリの回路をマトリクス状に構成し、集積化された磁性 薄膜メモリの回路図を示している。R11~R38は磁 気抵抗、M11~M38はMOSFETである。また、

【0058】次に図13で示した集積化された磁気薄膜メモリに対し、複数個ある磁気抵抗の中から特定の磁気抵抗の情報を読出す場合を、磁気抵抗R23に書込まれた情報を読出す場合を例にとり説明する。

W1~W8はワード線、B1~B3はビット線、J1~

J8は書込み線である。

【0059】まず、ワード線W3のみ接地してMOSFETM23をOFFにし、他のワード線W1、W2、及びW4~W8には電位を印加してMOSFETM23以外のMOSFET全てをONにする。続いてビット線B2に電位を印加するとビット線B2に連なる磁気抵抗R21~R28のうち、磁気抵抗R23のみに電流が流れる。このときの磁気抵抗R23の抵抗値の大小により情報を読出すことができる。

【0060】上述した実施例はMOSFETの構造が n型エンハンスメント型の場合を説明したが、p型デプレッション型のMOSFETを用いるとワード線W3のみに電位を印加し、他のワード線W1、W2、及びW4~W8は0電位とすればよい。このため、集積化された磁気薄膜メモリで用いるMOSFETはp型デプレッション型を用いるのがよい。

40 【0061】次に、特定の磁気抵抗、例えば磁気抵抗R 23に情報を書き込む場合を説明する。まず、書込み線 J3に電流を流すとともにビット線B2にも電流を流 し、磁気抵抗R23自身にも電流が流れるようにする。 すると磁気抵抗R23近傍にのみ強い合成磁界が発生 し、この合成磁界により磁気抵抗R23のみに情報を書 込むことができる。

【0062】また、MOSFETM11~MOSFETM38のゲート電極と書込み線J1~J8を兼用する場合は、MOSFETM11~MOSFETM38のゲート電極と磁気抵抗R11~R38に流れる電流によって

30

14 化が同じ向きである場合は抵抗値は小さくなる。

発生する磁界を合成して書込みを行う。ドレイン電流を 書込み電流として用いる場合は、第4実施例で説明した 方法を用いて書込みを行うことができる。

【0063】上述したMOSFETM11~MOSFETM38のゲート電極と書込み線J1~J8を兼用する場合と、MOSFETM11~MOSFETM38のドレイン電流を書込み電流として書込みを行う場合とは、双方供書込み線J1~J8が不要となり図13に示した集積化された磁気薄膜メモリの回路は図15に示すように簡略化できる。図14は集積化された磁気薄膜メモリのデバイス構造の一例を示したもので、書込み線J1~J8を異なる薄膜磁気メモリラインと共有化している。【0064】(第7実施例)上記各実施例では、磁気抵抗として膜構成を巨大磁気抵抗(以下GMRと称す)効

【0065】GMRの磁気抵抗にはスピントンネル型、スピン依存散乱型等の種類があり、それぞれの種類によって抵抗値の絶対値が異なっている。スピン依存散乱型の磁気抵抗の抵抗値の絶対値は20Ω程度で、磁化方向の向きの違いによって生じる抵抗値の変化率は5~10%程度である。一方スピントンネル型の磁気抵抗の抵抗値の絶対値は数kΩで、磁化方向の向きの違いによって生じる抵抗値の変化率は10~30%程度である。

果とした場合を例にして述べたきたが、本実施例ではG

MRの磁気抵抗の原理を説明する。

【0066】本発明の磁気薄膜メモリは、MOSFET と磁気抵抗を並列に接続しているが、情報の書込み及び 読出しを行う磁気抵抗に並列に接続しているMOSFE Tを選択トランジスタと称すと、選択トランジスタをO Nにした場合は電流が選択トランジスタを流れ、選択トランジスタをOFFとすると、電流が磁気抵抗を流れる。このため、磁気抵抗の抵抗値は選択トランジスタの ON抵抗よりも十分大きいことが必要であり、スピン依 存型の磁気抵抗に比べ十分抵抗値の大きいスピントンネル型の磁気抵抗を用いるのがよい。

【0067】次に、スピン依存散乱型の磁気抵抗とスピントンネル型の磁気抵抗について、磁気抵抗を構成する磁性層、非磁性層の特徴を説明する。前述したように、磁気抵抗は非磁性層を保磁力の小さい磁性層と、保磁力の大きい磁性層の二つの磁性層で挟んだ構成を成している(以下、保磁力の小さい磁性層を第1の磁性層、保磁力の大きい磁性層を第2の磁性層と称する)。

【0068】最初にスピン依存散乱型の磁気抵抗の具体 例を説明する。

【0069】スピン依存散乱型による磁気抵抗は、伝導電子の散乱がスピンによって大きく異なっている。即ち、磁化と同じ向きのスピンを持つ伝導電子はあまり散乱されないため抵抗値は小さいが、磁化と反対向きのスピンを持つ伝導電子は散乱によって抵抗値が大きい。このため、第1の磁性層と第2の磁性層の磁化が反対向きの場合は抵抗値は大きく 第1磁性層と第2磁性層の磁

【0070】読出しを行うときに用いる電流の電流を流す方向には、電流を磁気抵抗膜面に対し平行に流す方法 (以下CIPと称す)と、前述したCPPとがある。スピン依存散乱型ではCIP及びCPPの両方を用いることが可能であるが、磁気抵抗の抵抗の絶対値を大きくとることができ出力電圧が大きいためCIPを用いるのがよい。

【0071】次に、スピン依存散乱型の磁気抵抗の第1の磁性層、第2の磁性層、及び非磁性層に対して、各層の特徴を説明する。第1磁性層及び第2磁性層の材料は、Ni、Fe、Coの少なくとも1種類を主成分として用いるか、CoFeを主成分とするアモルファス合金を用いるのがよい。例えば、NiFe、NiFe Co、Fe、Fe Co、CoFe B等を用いるのがよい。【0072】(第1の磁性層の材料)第1の磁性層は、

第2の磁性層に比べ保磁力が小さい。このため、第1の 磁性層の材料はNiを含む軟磁性体がよく、具体的には NiFe、NiFeCoを主成分として用いるのがよ 20 い。NiFeCoの原子組成は、NixFeyCozとした場合、xは40以上95以下、yは0以上40以下、zは0以上50以下がよく、好ましくは、xは50以上90以下、yは0以上30以下、zは0以上40以下、更に好ましくはxは60以上85以下、yは10以上25以下、zは0以上30以下がよい。

【0073】また、FeCoに対してFe組成の多い磁性体や、CoFeB等の保磁力の小さいアモルファス磁性体を用いてもよい。FeCoの原子組成はFexCo100-xとし場合、xは50以上100以下、好ましくはxは60以上90以下がよい。CoFeBの原子組成は(CoxFe100-x)100-yByとした場合、xは80以上96以下、yは5以上30以下がよい。好ましくはxは86以上93以下、yは10以上25以下がよい。

【0074】(第2の磁性層の材料)第2の磁性層は、第1の磁性層に比べ保磁力が大きい。このため第2の磁性層の材料には第1の磁性層と比較して例えばCoを多く含む磁性体を用いるのがよい。NiFeCoの場合、NixFeyCozは、それぞれ原子組成比でxはO以上40以下、yはO以上50以下、zは20以上95以下、好ましくはxはO以上30以下、yは5以上40以下、zは40以上90以下、更に好ましくはxは5以上20以下、yは10以上30以下、zは50以上85以下がよい。

【0075】FeCoの場合は、FeCo100-xはxは 0以上50以下がよい。また、第2の磁性層に保磁力の 精著、耐食性向上等の目的でPt等の添加元素を加えて もよい。

ピンを持つ伝導電子は散乱によって抵抗値が大きい。こ [0076] (磁性層の保磁力制御の方法) Core E のため、第1の磁性層と第2の磁性層の磁化が反対向き を添加すると保磁力は低くなり、Pt を添加すると保磁の場合は抵抗値は大きく、第1磁性層と第2磁性層の磁 50 力は大きくなる。例えば、第2の磁性層をColoo-x-y

30

FexPtyとして元素組成x及びyを調整することによ り保磁力を制御できる。また、Niを添加することによ っても保磁力を下げることができる。さらに、磁性層を 形成するとき成膜時の基板温度を高くしても保磁力を大 きくすることができる。

【0077】この成膜時の基板温度調節方法と、前述し た強磁性体の組成を調節する方法とを組み合わせてもよ い。また、第1の磁性層における保磁力も、上述と同様 に磁性体の組成及び成膜時の基板温度調節方法を用いて 制御することができる。また、膜厚を厚くすると保磁力 を大きくすることができるので、膜厚を変えて保磁力の 差をつけてもよい。

【0078】(第1の磁性層の厚さ)第1磁性層の厚さ は、スピン依存散乱型の磁気抵抗のGMR効果が高率良 く発生するように設定する。具体的には、第1の磁性層 の厚さが電子の平均自由工程に比べ大幅に大きいと、電 子はフォノン散乱を受けて平均自由工程が短くなる。こ のため、第1の磁性層の厚さは少なくとも200 A以下 がよい。さらに望ましくは150 Å以下がよい。ただ し、第1磁性層の厚さが極端に薄いと磁気抵抗の抵抗値 20 が小さくなり再生信号出力が減少する。また、磁化を保 磁することが困難になるため20 A以上がよく、さらに は80A以上がよい。

【0079】 (第2の磁性層の厚さ) 第2の磁性層の厚 さは、第1の磁性層の場合と同様にスピン依存散乱型の GMR効果が効率よく発生するように、少なくとも20 0 Å以下がよい。さらに好ましくは150 Å以下がよ い。ただし、第2の磁性層の厚さが極端に薄いと第1の 磁性層の場合と同様にメモリ保持性能の劣化、再生信号 出力の減少、及び磁気抵抗の抵抗値の低下等が発生し磁 30 化を保磁できなくなるので20Å以上がよく、望ましく は80 Å以上がよい。

【0080】(非磁性層の材料と厚さ)ここでは非磁性 層の材料及び非磁性層の厚さについて説明する。

【0081】非磁性層の材料は良導体から成り、好まし くはCuを主成分とした良導体を用いるのがよい。Cu を主成分とした良導体は非磁性層のフェルミ準位が磁性 層と近いため非磁性層と磁性層の密着性がよく、また磁 性層の磁化方向が変わるときに非磁性層と磁性層との界 面で抵抗が生じやすく大きな磁気抵抗値を得ることがで 40 きる。非磁性層の厚さは5 Å以上60 Å以下がよい。

【0082】(その他)ここでは磁気抵抗の抵抗値を大 きくすることにより高SN比を得る方法について説明す

【0083】磁気抵抗の抵抗値を大きくし高SN比を得 るには、Coを主成分とする磁性体を第1の磁性層と非 磁性層の間あるいは第2の磁性層と非磁性層の間のどち らか一方、もしくは両方に挿入する。挿入する磁性体の 厚さは20A以下がよい。SN比をさらに向上させるに は、第1の磁性層、非磁性層、第2の磁性層、非磁性層

を順に積層して一つのユニットとし、このユニットを複 数回積層して磁気抵抗を構成する。積層するユニットの 数が多いほど磁気抵抗の抵抗値が大きくなってよいが、 積層するユニットの数が極端に多いと磁気抵抗の厚さが 厚くなり電流を多く必要とする。このため、積層する数 は40以下、好ましくは3~20程度がよい。

16

【0084】 (第8実施例) 本実施例では、電流を磁気 抵抗膜面垂直に流すCPPを用いた磁気薄膜メモリにつ いて図4を用いて説明する。

【0085】CPPでは、第2の磁性層は磁気抵抗10 の下部電極、又は磁気抵抗10の上部電極のいずれか-方に接続され、第1の磁性層は磁気抵抗10の上部電 極、又は磁気抵抗10の下部電極のいずれか一方に接続 されている。磁気抵抗10の上部電極と磁気抵抗10の 下部電極との間に電位を印加すると、磁気抵抗10には 第1の磁性層、非磁性層、第2の磁性層の順に電流が流 れるか、又はこの逆の第2の磁性層、非磁性層、第1の 磁性層の順に電流が流れる。この現象を磁気抵抗にスピ ントンネル型を用いた場合について説明する。

【0086】(スピントンネル型磁気抵抗の材料と厚 さ) スピントンネル型から成る磁気抵抗は、第1の磁性 層、非磁性層、第2の磁性層の構成から成り、非磁性層 には薄い絶縁体を用いる。すると読出しを行うときに電 流を磁気抵抗に対して垂直方向に流すと、第1の磁件層 から第2の磁性層へ電子がトンネルする。

【0087】磁気抵抗の磁性層が強磁性体金属であると 伝導電子がスピン偏極を起こし、フェルミ面では上向き スピンと下向きスピンとの電子状態が異なっている。こ のような強磁性体金属を用いて、強磁性層/絶縁体/強 磁性層から成る強磁性トンネル接合を形成すると、伝導 電子はそのスピンを保ったまま第1の磁性層から第2の 磁性層へとトンネルする。電子がトンネルする確率は、 第1の磁性層及び第2の磁性層の磁化状態によって変化 し、このトンネル確率の変化がトンネル抵抗の変化とな る。この結果、第1の磁性層と第2の磁性層の磁化の向 きが同方向の場合はトンネル抵抗が小さく、第1の磁性 層と第2の磁性層の磁化の向きが異方向の場合はトンネ ル抵抗が大きくなる。

【0088】フェルミ面における上向きスピンと下向き スピンの状態密度の差が大きいとトンネル抵抗は大きく なり、より大きな読出し信号が得られる。したがって、 第1の磁性層と第2の磁性層はスピン分極率の大きい磁 性材料を用いるのがよい。

【0089】スピントンネル型磁気抵抗の第1の磁性層 と第2の磁性層に用いる材料は、前述したスピン依存散 乱型の磁気抵抗の第1の磁性層、第2の磁性層に用いる 材料と同じ材料を用いることができるが、磁気抵抗の抵 抗値を大きくするには望ましくはフェルミ面における上 向きスピンと下向きスピンの偏極量が大きいFeを選定 し、Соを第2成分として含有させるのがよい。 さらに

50

はNiを添加してもよい。このため、好ましくはFe、 FeCo、Co、NiFe、NiFeCoを用いるのが よい。より詳細には、Ni72F28、Ni51Fe49、Ni 42 F e 58、Ni 25 F e 75、Ni 9 F e 9 1 等を用いるのが よい。

【0090】さらに、第1の磁性層は保磁力を小さくす るために、NiFe、NiFeCo、Fe等の材料を用 いるのがよい。また、第2の磁性層は第1の磁性層とは 逆に保磁力を大きくするためにCoを主成分とする材料 を用いるのがよい。

【0091】(磁性層の厚さ)次にスピントンネル型の 磁気抵抗の第1磁性層と第2磁性層の厚さに関して説明

【0092】第1の磁性層及び第2の磁性層の厚さは1 00Aより大きく、かつ5000A以下がよい。

【0093】その理由は、第1の理由として、非磁性層・ の材料に酸化物を用いた場合、この酸化物の影響で第1 の磁性層と第2の磁性層の非磁性層との界面の磁性が弱 まるが、これは第1の磁性層と第2の磁性層の厚さが薄 い場合に顕著に現れるからである。

【0094】第2の理由は、非磁性層の材料にAl2O3 を用いた場合、Al2O3の形成方法にAlを成膜しその 後に酸素を導入する方法を用いると、酸素を導入したに も関わらず酸化されないAIが数10A残る。第1の磁 性層及び第2の磁性層の厚さが100A以下の場合は、 残ったAlの影響が大きくなり、適切なメモリ特性が得 られないためである。

【0095】第3の理由は、特にサブミクロンスケール に磁気薄膜メモリを微細化した場合、第1の磁性層のメ モリ保持性能、及び第2の磁性層において一定磁化の保 磁機能が衰えるからである。また、第1の磁性層及び第 2の磁性層が厚すぎると、抵抗値が大きくなり過ぎる等 の問題が発生するため、第1の磁性層及び第2の磁性層 の厚さは5000Å以下がよい。より望ましくは100 O A以下がよい。

【0096】 (非磁性層の材料) 本実施例では、スピン トンネル型による磁気抵抗の非磁性層の材料について説 明する。

【0097】スピントンネル型の磁気抵抗の非磁性層の 材料は、電子がスピンを保持してトンネルするために絶 縁体でなければならない。ただし、非磁性層を全部絶縁 体にしてもよく、非磁性層の一部を絶縁体にしてもよ い。さらに、非磁性層の一部を絶縁体にしその厚みを極 小にするとスピントンネルによるGMR効果をさらに大 きくすることができる。

【0098】具体的な非磁性層の材料は、好ましくはA IOx、AINx、SiOx、SiNxを用いるのがよい。 NiOxを主成分とする材料を用いてもよい。これは、 スピントンネルが起こるためには、第1の磁性層と第2

バリヤが存在することが必要であり、上述した材料はこ のポテンシャルバリヤを得るのが比較的容易だからであ る。

【0099】 (非磁性層の厚さ) 非磁性層の厚さは数1 0 A程度の均一な厚さで、絶縁体の部分の厚さは5 A以 上30 Å以下がよい。

【0100】その理由は、非磁性層の厚さが5A未満で あると第1の磁性層と第2の磁性層が電気的にショート する可能性があり、非磁性層の厚さが30Åを超えると 電子のトンネル現象が起こらないからである。したがっ て、非磁性層の厚さは望ましくは5Å以上25Å以下が よく、より望ましくは5 A以上18 A以下がよい。

【0101】(反強磁性層)今まで述べてきたCPP及 びCIPによるスピン依存散乱型の磁気抵抗、及びCP P及びCIPによるスピントンネル型の磁気抵抗におい て、非磁性層と接していない第2の磁性層の面に接して 反強磁性層を設け、この反強磁性層と第2の磁性層が交 換結合することにより第2の磁性層の磁化を固定させて もよい。これにより、反強磁性層との交換結合によって 第2の磁性層の保磁力を大きくすることができる。

【0102】反強磁性層の材料は、第1の磁性層及び第 2の磁性層と同じ材料を用いることが可能であり、磁気 抵抗の抵抗値を犠牲にすることなく保磁力を大きくする ことができるため材料選択の幅が広がる。反強磁性層の 材料はNiO、FeMn、IrMn、CoO等を用いる のがよい。

【0103】上述した反強磁性層は、主に第2の磁性層 の保磁力を大きくするためと、第2の磁性層の保磁力を 固定する目的で用いるが、第1の磁性層もしくは第2の 磁性層、または第1の磁性層と第2の磁性層両方の磁性 層の保磁力を調節する目的で反強磁性層を設けてもよ V.

[0104]

【発明の効果】本発明は電界効果トランジスタとこの電 界効果トランジスタと並列に接続された磁気抵抗とによ って構成された磁気半導体ハイブリッド素子を有する磁 気薄膜メモリであり、上記磁気抵抗の抵抗値を電気的若 しくは電磁気的に変化させて情報の読出し及び書込みを 行う。このハイブリッド素子の電界効果トランジスタの ソース電極と、この電界効果トランジスタに隣接する他 の電界効果トランジスタのドレイン電極は接続され共通 の電極であり、半導体基板との接続に用いるコンタクト ホールはメモリセルにつき従来の2個から1個に減り、 メモリセルの占有面積を縮小することができ高集積化さ れた磁気薄膜メモリを実現できる。

【0105】また、上述した電界効果トランジスタのソ ース電極と、この電界効果トランジスタに隣接する他の 電界効果トランジスタのドレイン電極を共通の電極にす ると、従来の磁気薄膜メモリのデバイス構造で必須だっ の磁性層の伝導電子のエネルギーに適切なポテンシャル 50 たフィールド酸化膜領域が不要になり、メモリセルの占 有面積が縮小し高集積化された磁気薄膜メモリを実現することができる。

【0106】さらに情報を書込む際に流す書込み電流をドレイン電流に代用させると、書込み線が不要となって配線数が減りデバイス構造が簡略化できる。したがって、磁気薄膜メモリのメモリセル構造を複雑化させることなく高集積化された磁気薄膜メモリを実現できる。 【図面の簡単な説明】

【図1】本発明による磁気薄膜メモリの回路図の一例である。

【図2】(a)第1実施例で磁化が同じ方向の磁気抵抗 と書込み線の構成を示した側断面図である。

(b) 第1 実施例で磁化が反対方向の磁気抵抗と書込み 線の構成を示した側断面図である。

【図3】第1実施例で用いる磁気薄膜メモリのデバイス構造の一例を示す斜視図である。

【図4】第2実施例で用いる磁気薄膜メモリのデバイス 構造の一例を示す斜視図である。

【図5】第3実施例で用いる磁気薄膜メモリの回路図の 一例である。

【図6】第3実施例で用いる磁気薄膜メモリのデバイス 構造の一例を示す斜視図である。

【図7】第3実施例で用いる磁気薄膜メモリのデバイス 構造の一例を示す斜視図である。

【図8】第3実施例で用いる磁気薄膜メモリのデバイス 構造の一例を示す斜視図である。

【図9】第4実施例で用いる磁気薄膜メモリの回路図の 一例である。

【図10】第4実施例で用いる磁気薄膜メモリのデバイス構造の一例を示す斜視図である。

【図11】第5実施例で用いる磁気薄膜メモリの回路図の一例である。

【図12】第5実施例で用いる磁気薄膜メモリのデバイス構造の一例を示す斜視図である。

【図13】第6実施例で用いる磁気薄膜メモリのマトリクス回路図の一例である。

【図14】第6実施例で用いる磁気薄膜メモリのデバイス構造の一例を示す斜視図である。

【図15】第6実施例で用いる磁気薄膜メモリのマトリクス回路図の一例である。

【図16】 (a) 従来の磁気薄膜メモリの構成を示す図面である。 (b) 従来の磁気抵抗と書込み線の構成図である。 (c) 従来の磁気抵抗の構成図である。

【図17】従来例による磁気薄膜メモリの回路図の一例である。

【図18】従来例による磁気薄膜メモリをマトリクス状 に配置した回路図の一例である。 【図19】従来例による磁気薄膜メモリのデバイス構成の一例を示す斜視図である。

【符号の説明】

R11~18、R21~28、R31~38 磁気抵抗

 $M1\sim4$, $M11\sim18$, $M21\sim28$, $M31\sim38$ MOSFET

W1~8 ワード線

J1~8 書込み線

10 B1~3 ビット線

G アース

a 保磁力の大きい磁性層

b 保磁力の小さい磁性層

c 非磁性層

10 磁気抵抗

11 磁性層

12 磁性層

13 非磁性層

14 書込み線

20 15 p型Si基板

16 第1の書込み線

17 第2の書込み線

18 フィールド酸化膜領域

20 ゲート電極

30 ビット線とn型領域との連結電極

32 磁気抵抗10とn型領域との連結電極

34 ビット線

40 アース線

60~63、65、68 連結電極

30 39、81、82 良導体もしくは磁性体

71、72 СРРにおける磁気抵抗の電極

M101~M109 MOSFET

R101~R109 磁気抵抗

B101~B109 ビット線

J101~J103 書込み線

W101~W103 ワード線

101 磁気抵抗

102 書込み線

103 ゲート電極

40 104 ビット線

105 ビット線とn型領域との連結電極


106 磁気抵抗とn型領域との連結電極

107 アース線


108 フィールド酸化膜領域

109 n型領域


110 p型Si基板




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




(b)



【図18】





【図19】

